

明 細 書

受信装置

5 <技術分野>

本発明は、符号分割多重通信に係る受信装置に関する。

<背景技術>

10 符号分割多重通信において受信動作を行う場合、受信装置は図28に示すような構成となる。受信装置は、AD変換部1501、逆拡散部1502、同期検波部1503、重み付け部1504、レイク合成部1505、チャネルデコード部1506、エラー訂正部1507を有している。

15 受信データ1500はAD変換部1501でデジタル化され、逆拡散部1502で逆拡散処理され、同期検波部1503で同期検波されて受信信号のフェージングによる位相調整を行った後、レイク合成部1505によりレイク合成されてからチャネルデコード部1506によりチャネルデコードされ、更にエラー訂正部1507によってエラー訂正されて復号データ1508として出力される。

20 同期検波部1503による同期検波においては、内挿補間等の方式で行われることが多い。内挿補間同期検波は、図29に示すように、当該受信シンボルに対して時間的に前方、後方のパイロットシンボルを用いて、送信装置側との搬送波信号の周波数のずれ、フェージングによる位相回転量を求め、位相推定値を算出する。

25 この際、時間的に後方の受信信号を用いるため、位相推定用パイロットシンボル以外の被同期検波チャネルのシンボルを蓄積しておき、位相推定値を求めた後、同期検波を行う必要がある。

符号分割多重通信においては、蓄積するデータ量を削減するため、一般に図30に示すように、受信データをAD変換部1401でデジタル化して、逆拡散部1402、1407、1413、1419により逆拡散までした後、メモリ1404、1408、1415、1420により、位相推定用パイロットシンボル以

外の被同期検波チャネルのシンボルを蓄積する手法がとられていた（特許文献1参照）。但し、図22中、1403、1409、1414、1421は位相推定部、1405、1410、1416、1422は同期検波部、1406、1411、1417、1423は重み付け部である。

5 （特許文献1） 特開2002-171200号公報（第7図）

しかしながら、高速データ通信に対するニーズにより、異なった拡散コードを用いて拡散変調された多数のチャネルを同時に受信し、通信速度の向上を図る規格が登場している。そこで課題となるのが、複数のチャネルを同時に受信するための逆拡散部や同期検波用の演算器リソースを多く必要とすることと、逆拡散まで行った状態における受信データ量が増大することである。これは、回路規模を増大させる原因となっている。

一方、シンボルレートやマルチパスの多寡により、逆拡散後のシンボルデータを蓄積した方がメモリの使用効率の向上、受信装置への搭載メモリの削減に有利な場合もある。

15 具体的な搭載メモリの削減例を示す。CDMA通信においては、同期検波・レイク合成を行うために受信したシンボルデータを各マルチパスごとに一定区間データ記憶する必要がある。CDMA通信において、拡散率が高い場合においては逆拡散時に行う積分演算により、データサイズを小さくすることができるが、昨
20 今の拡散率の低い高速データ通信方式においては、拡散率が低い（たとえば4）であることがあり、マルチパス分のデータ保存を考慮すると、元の受信データよりより多くのメモリ空間を使用することがある。

図31に具体的な例を示す。8bit入力、256倍拡散で12マルチパスの場合、逆拡散後は8kBの受信データが0.8kB程度の容量で記憶でき効率的であるが、4倍拡散で12マルチパスの場合、逆拡散後は33kBの容量を必要とし、データ記憶保存の効率が悪い。そこで、逆拡散前の8bit入力信号を記憶しておき、同期検波に必要な所
25 望の区間のデータが記憶できた時点で逆拡散、同期検波処理を実施するのがよい。

逆拡散部は受信データに対してリアルタイムの処理が必要となり、回路リソース的に共用化が困難であり、専用ハードウェア化が必須であるため、多数のチャ

ネルの同時受信時の逆拡散処理の処理タイミングの自由度の向上が要請されている。

本発明は、多数のチャネルを同時に受信する際の蓄積メモリの削減、逆拡散処理の処理タイミング自由度を高めることができる受信装置を提供することを目的とする。

<発明の開示>

請求の範囲第1項の受信装置は、符号分割多重信号を受信する際に内挿補間同期検波を行う受信装置であって、被同期検波対象の受信データを蓄積する蓄積手段と、前記被同期検波対象の受信データを前記蓄積手段に逆拡散前に蓄積するか或いは逆拡散後に蓄積するかを切り替える制御手段とを備える。

上記構成によれば、各種要因により、受信データを逆拡散前に蓄積手段に蓄積するか或いは逆拡散後に蓄積するかを切り替えることにより、蓄積手段のメモリを効率良く使用することができる。

請求の範囲第2項の受信装置は、請求の範囲第1項記載の受信装置であって、前記制御手段は、受信データの蓄積順序の切り替えを前記受信データを復調する際に得られるシンボルレート情報により行う。

上記構成によれば、例えばシンボルレートが大きくなると、受信データを逆拡散前に前記蓄積手段に蓄積し、シンボルレートが小さくなると、受信データを逆拡散後に前記蓄積手段に蓄積することにより、蓄積手段のメモリを効率良く使用することができ、搭載メモリの削減を図ることができる。

請求の範囲第3項の受信装置は、請求の範囲第1項記載の受信装置であって、前記制御手段は、受信データの蓄積順序の切り替えを前記受信データを復調する際に得られるマルチパス情報により行う。

上記構成によれば、例えばマルチパスが少なくなると、受信データを逆拡散後に蓄積手段に蓄積し、マルチパスが大きくなると、受信データを逆拡散前に蓄積手段に蓄積することにより、蓄積手段のメモリの使用効率を向上させることができ、搭載メモリの削減を図ることができる。

請求の範囲第4項の受信装置は、請求の範囲第1項記載の受信装置であって、前記制御手段は、受信データの蓄積順序の切り替えを受信装置の電力制御系からの指示により行う。

- 5 上記構成によれば、電力制御系からの指示により、例えば受信データを逆拡散後に蓄積手段に蓄積するように切り替えれば、蓄積手段のメモリへのアクセス頻度が減って電力消費を減らすことができ、省電力とすることができる。

請求の範囲第5項の受信装置は、請求の範囲第1項から4項のいずれか一項記載の受信装置であって、複数のマルチパス分の受信処理を行うことにより、パス対応で復調された複数の受信信号をレイク合成する手段を設けた。

- 10 上記構成によれば、マルチパスが多い場合は受信データを逆拡散前に蓄積手段に蓄積するようにして、蓄積手段のメモリ容量を増やさず同期検波を行うことができる。

- 15 請求の範囲第6項の受信装置は、請求の範囲第1項から5項のいずれか一項記載の受信装置であって、同期検波のための位相推定を行うパイロットシンボルの受信とデータシンボルの受信とを独立に行う手段を有し、前記制御手段は、前記パイロットシンボルと前記データシンボルの受信を夫々独立で行う際に、前記被同期検波対象の受信データシンボルを逆拡散前に前記蓄積手段に蓄積するか或いは前記被同期検波対象の受信データシンボルを逆拡散後に蓄積するかの切り替え制御を行う。

- 20 上記構成によれば、受信したデータシンボルを蓄積手段に蓄積すると同時に、受信したパイロットシンボルを逆拡散した後同期検波して位相回転量と重み付け値を求めておき、その後、処理に必要なデータシンボルが蓄積されて揃うと、これを読み出して逆拡散した後、前記位相回転量と重み付け値を用いて同期検波及び重み付け及びレイク合成をして復調することにより、蓄積手段のメモリを削減
25 することができる。

請求の範囲第7項の受信装置は、請求の範囲第1項から6項のいずれか一項記載の受信装置であって、複数のチャネルの受信信号の逆拡散処理、同期検波処理を同一の回路を用いて行う。

上記構成によれば、複数のチャネル分の回路を用意しなくて済むため、回路規模を削減することができる。

- 請求の範囲第 8 項の受信装置は、請求の範囲第 1 項から 7 項のいずれか一項記載の受信装置であって、複数のパスの受信信号の逆拡散処理、同期検波処理を同一の回路を用いて行う。

上記構成によれば、複数のパス分の回路を用意しなくて済むため、回路規模を削減することができる。

- 請求の範囲第 9 項の受信装置は、請求の範囲第 1 項から 8 項のいずれか一項記載の受信装置であって、複数のパス及び複数のチャネルの逆拡散処理、同期検波処理及びレイク合成処理を同一回路で同時に行う。

上記構成によれば、複数のパス及び複数のチャネルの回路を用意しなくて済むため、回路規模を削減することができると共に、各パス及び各チャネルで共通の処理を同時に行うことができ、逆拡散処理の処理タイミングの自由度を向上させることができる。

- 請求の範囲第 10 項の受信装置は、請求の範囲第 1 項から 9 項のいずれか一項記載の受信装置であって、前記蓄積手段は、オーバーサンプリング次数分若しくは複数の蓄積メモリを有する。

- 上記構成によれば、受信時にオーバーサンプリングを行って受信データの逆拡散処理のタイミングの精度を向上させることができるが、その際に、オーバーサンプリング次数分若しくは複数の蓄積メモリを有するため、逆拡散処理時の各蓄積メモリのアクセス速度及び逆拡散用の演算器の速度をチップレートまで下げることができ、回路の低消費電力化、クロックマネージメントの容易化を図ることができる。

- 請求の範囲第 11 項の受信装置は、請求の範囲第 1 項から 8 項のいずれか一項記載の受信装置であって、前記蓄積手段より連続的に読み出した受信データを連続的に逆拡散する。

上記構成によれば、蓄積手段より連続的に受信データを読み出すことにより、受信データの読み出しを集中管理することができ、逆拡散処理などの復調制御を容易に行うことができる。

請求の範囲第 1 2 項の受信装置は、請求の範囲第 1 項から 1 1 項のいずれか一項記載の受信装置であって、前記蓄積手段より任意の順序で読み出した受信データを逆拡散する。

- 5 上記構成によれば、蓄積手段より任意の順序で受信データを読み出すことにより、逆拡散処理で必要とする順序で受信データ読み出すことができ、逆拡散処理などの復調制御を容易に行うことができる。

請求の範囲第 1 3 項の受信装置は、請求の範囲第 1 項から 1 2 項のいずれか一項記載の受信装置であって、前記制御手段は、プログラムにより演算内容を変更する。

- 10 上記構成によれば、制御手段による受信データの蓄積手順などをプログラムを変更することにより用途に応じて自由に変更することができ、様々なアプリケーションへの利用が可能となる。

- 15 請求の範囲第 1 4 項の受信装置は、請求の範囲第 1 項から 1 3 項のいずれか一項記載の受信装置であって、前記蓄積手段は、逆拡散前のデータと逆拡散後のデータとを夫々分割して蓄積する。

上記構成によれば、逆拡散前のデータを蓄積する領域と逆拡散後のデータを蓄積する領域を 1 個の蓄積メモリの領域を分割することで確保することにより、データの蓄積順序の組み合わせの自由度を高めることができる。

- 20 請求の範囲第 1 5 項の受信装置は、請求の範囲第 1 4 項記載の受信装置であって、前記制御手段は、複数受信するチャンネルの夫々のシンボルレート、フィンガ数により、受信データの蓄積順序を切り替える。

上記構成によれば、複数受信するチャンネルの夫々のシンボルレート、フィンガ数により、受信データの蓄積順序を切り替えることにより、最適な蓄積メモリの使用を可能にしている。

- 25 請求の範囲第 1 6 項の受信装置は、請求の範囲第 1 4 項記載の受信装置であって、受信信号の復調信号にエラーが見つかった場合、前記蓄積手段に蓄積したデータをハイブリッド ARQ 方式に従って再送されるデータと合成する。

上記構成によれば、逆拡散を行った受信データを出力すると共に、これを蓄積手段に蓄積しておき、受信信号の復調信号にエラーがあつて再送指示があると、

蓄積したデータをハイブリッドARQ方式に従って再送されるデータと合成することができ、ハイブリッドARQ方式の再送時に必要な受信データを容易に保持することができる。

5 <図面の簡単な説明>

図1は、本発明の第1の実施形態における受信装置の要部の構成を示すブロック図である。

図2は、本発明の第1の実施形態における受信装置の要部の構成を示すブロック図である。

10 図3は、本発明の第2の実施形態における受信装置の要部の構成を示すブロック図である。

図4は、本発明の第3の実施形態における受信装置の要部の構成を示すブロック図である。

15 図5は、本発明の第4の実施形態における受信装置の要部の構成を示すブロック図である。

図6は、本発明の第5の実施形態における受信装置の構成を示すブロック図である。

図7は、本発明の第5の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

20 図8は、本発明の第6の実施形態における受信装置の構成を示すブロック図である。

図9は、本発明の第6の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

25 図10は、本発明の第7の実施形態における受信装置の構成を示すブロック図である。

図11は、本発明の第7の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

図12は、本発明の第8の実施形態における受信装置の構成を示すブロック図である。

図 1 3 は、本発明の第 8 の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

図 1 4 は、本発明の第 9 の実施形態における受信装置の構成を示すブロック図である。

5 図 1 5 は、本発明の第 1 0 の実施形態における受信装置の構成を示す図である。

図 1 6 は、本発明の第 1 1 の実施形態における受信装置の構成を示す図である。

10 図 1 7 は、本発明の第 1 1 の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

図 1 8 は、本発明の第 1 2 の実施形態における受信装置の構成を示すブロック図である。

図 1 9 は、本発明の第 1 1 の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

15 図 2 0 は、本発明の第 1 3 の実施形態における受信装置の構成を示すブロック図である。

図 2 1 は、本発明の第 1 4 の実施形態における受信装置の要部の構成を示すブロック図である。

20 図 2 2 は、本発明の第 1 5 の実施形態における受信装置の要部の構成を示すブロック図である。

図 2 3 は、本発明の第 1 6 の実施形態における受信装置の構成を示すブロック図である。

図 2 4 は、本発明の第 1 6 の実施形態における逆拡散後の状態で受信データを蓄積した場合の動作を示すタイミング図である。

25 図 2 5 は、本発明の第 1 7 の実施形態における通信装置の構成を示すブロック図である。

図 2 6 は、本発明の第 1 8 の実施形態における通信システムの構成を示すブロック図である。

図 27 は、本発明の第 6 の実施形態における受信装置のメモリ削減効果を示す表図である。

図 28 は、従来の受信装置における逆拡散、同期検波回路の構成例を示すブロック図である。

5 図 29 は、従来の内挿補間同期検波の動作を説明する動作タイミング図である。

図 30 は、従来の受信装置の構成を示すブロック図である。

図 31 は、拡散率の違いによる逆拡散後のデータ記憶容量の違いを示す図である。

10 なお、図中の符号 2、21、31、41、902、1002、1102 は演算順序決定部、3、5、7、22、24、26、32、34、36、42、44、46、102、104、107、111、114、202、302、402、502、602、901、904、905、909、910、911、1001、1004、1005、1009、1010、1011、1101、1104、1105、1109、1110、1111 はセクタ、4、23、33、43、105、112、903、1003、1103 は逆拡散部、6、25、35、45、103、203、303、403、503、604、702、802、907、1007、1107 は蓄積メモリ、101、201、301、401、501、601、1202 は AD 変換部、106、113 は位相推定部、108、115 は同期検波部、109、116 は重み付け部、110、117、218、233、314、324、409、413、417、507、510、511、609、613、616、708、711、725、808、811、824 はフィンガユニット、118、234、236、325、418 はレイク合成部、209、214、224、229、310、320 はチャネルユニット、512、615 は逆拡散／同期検波／重み付け／レイク合成部、705、805 はタイミン

15

20

25

グ生成部、927 はアドレス、タイミング演算手順記憶装置、1200 はアンテナ、1201 は RF／IF 回路、1203 は受信装置、1204 は復号／エラー訂正部、1205 はレート検出部、1206 は DA 変換部、1207 は送信部、

1208は符号化部、1209は通信装置、1300は基地局、1301は移動局である。

<発明を実施するための最良の形態>

5 (第1の実施形態)

以下、本発明の実施形態を図面に基づいて説明する。図1及び図2は、本発明の第1の実施形態における受信装置の要部の構成を示すブロック図である。受信装置は、演算順序決定部2、セクタ3、逆拡散部4、セクタ5、蓄積メモリ6、セクタ7を有し、これらにより逆拡散一遅延処理系が構成されている。

10 次に本実施形態の動作について説明する。演算順序決定部2は各種制御要因に応じてセクタ3、5、7を切り替える。演算順序決定部2によりセクタ3、5、7が入力(1)を選択して出力するように切り替えられた場合の逆拡散一遅延処理系の経路は図1に示すようになり、逆拡散後に蓄積を行う構成となる。

すなわち、受信信号1がセクタ3を介して逆拡散部4に導かれ、逆拡散処理を行う。逆拡散処理された受信信号1は、セクタ5を介して蓄積メモリ6に蓄えられ、セクタ7で選択して逆拡散信号8として出力される。

演算順序決定部2によりセクタ3、5、7が入力(2)を選択して出力するように切り替えられた場合の逆拡散一遅延処理系の経路は図2に示すようになり、逆拡散前に蓄積を行う構成となる。

20 すなわち、受信信号1がセクタ5を介して蓄積メモリ6に蓄積される。その後、蓄積メモリ6からセクタ3を介して逆拡散部4に導かれ、逆拡散部4の出力をセクタ7で選択して逆拡散信号8として出力する。

第1の実施形態の受信装置によれば、各種要因に応じて演算順序決定部2によって受信データを逆拡散後に蓄積するか、逆拡散前に蓄積するかを切り替えることにより、それぞれ専用の蓄積メモリを備える必要がなくなり、多数のチャネルを同時に受信する際に、蓄積メモリの削減を図ることができる。また、逆拡散前に蓄積した受信データはリアルタイムで逆拡散処理する必要が無いいため、逆拡散部4の逆拡散処理の処理タイミングの自由度を高めることができる。

(第2の実施形態)

図3は本発明の第2の実施形態における受信装置の要部の構成を示すブロック図である。本実施形態では、演算順序決定部21への要因としてシンボルレート情報20の入力を設けたことにより、受信データを逆拡散後に蓄積するか、逆拡散前に蓄積するかを切り替える構成とし、他の構成は第1の実施形態と同様である。

次に本実施形態の動作について説明する。あるシンボルレート以上になると、受信データを逆拡散後の状態よりも逆拡散前の状態で蓄積メモリ25に蓄積を行ったほうがよくなるため、演算順序決定部21はシンボルレート情報20のシンボルレートがある値以上になると、セクタ22、24、26を入力(2)側を選択するように切り替えて、受信データを逆拡散前に蓄積メモリ25に蓄積する。また、演算順序決定部21はシンボルレート情報20のシンボルレートがある値未満になると、セクタ22、24、26を入力(1)側を選択するように切り替えて、受信データを逆拡散部23で逆拡散した後に蓄積メモリ25に蓄積する。

第2の実施形態の受信装置によれば、シンボルレートによりメモリ格納効率のよい受信データの蓄積順序を選択することができ、蓄積メモリ25の使用効率の向上、受信装置への搭載メモリの削減を図ることができる。

(第3の実施形態)

図4は本発明の第3の実施形態における受信装置の要部の構成を示すブロック図である。本実施形態では、演算順序決定部31への要因としてマルチパス情報39の入力を設けたことにより、受信データを逆拡散後に蓄積するか、逆拡散前に蓄積するかを切り替える構成とし、他の構成は第1の実施形態と同様である。

次に本実施形態の動作について説明する。受信装置の移動速度や位置している場所の環境により受信すべきマルチパスの本数が異なってくる。マルチパスが少ない場合、受信データを逆拡散後で蓄積メモリ35に蓄積を行ったほうが有利なため、演算順序決定部31はマルチパス情報39のマルチパスがある値以下になると、セクタ32、34、36を入力(1)側を選択するように切り替えて、

受信データを逆拡散部 33 で逆拡散後に蓄積メモリ 35 に蓄積する。また、演算順序決定部 31 はマルチパス情報 39 のマルチパスがある値を超えてマルチパスが多くなると、逆拡散後のデータではメモリ使用効率が上がらないため、セレクト 32、34、36 を入力 (2) 側を選択するように切り替えて、受信データを逆拡散部 33 で逆拡散する前に蓄積メモリ 35 に蓄積する。

第 3 の実施形態の受信装置によれば、マルチパスの多寡によりメモリ使用効率のよい受信データの蓄積順序を選択することにより蓄積メモリ 35 の使用効率を向上させ、受信装置への搭載メモリの削減を図ることができる。

10 (第 4 の実施形態)

図 5 は本発明の第 4 の実施形態における受信装置の要部の構成を示すブロック図である。本実施形態では、演算順序決定部 41 への要因として電力制御信号 49 の入力を設けたことにより、受信データを逆拡散後に蓄積するか、逆拡散前に蓄積するかを切り替える構成とし、他の構成は第 1 の実施形態と同様である。

15 次に本実施形態の動作について説明する。受信データの逆拡散前の状態における蓄積メモリ 45 への蓄積は一般に逆拡散前のデータを取り扱うため、メモリアクセスの頻度も高く電力を多く消費する傾向にある。従って、演算順序決定部 41 は電力制御信号 49 が省電力を指示している場合には、セレクト 42、44、46 を入力 (1) 側を選択するように切り替えて、受信データを逆拡散部 43 により逆拡散した後に蓄積メモリ 45 に蓄積する。また、演算順序決定部 41 は電力制御信号 49 が省電力を指示していない場合には、セレクト 42、44、46 を入力 (2) 側を選択するように切り替えて、受信データを逆拡散部 43 により逆拡散する前に蓄積メモリ 45 に蓄積する。

25 第 4 の実施形態の受信装置によれば、消費電力の観点から、受信データを逆拡散前もしくは逆拡散後のどちらかで蓄積メモリ 45 に蓄積するため、電力の合理的な使用を行って、電池寿命を延ばすことができる。なお、電力制御信号 49 はパス数とそのパスの安定性、CDMA で使用されるパワーコントロール信号の変移量、シンボルレート、電池容量等により決定する。また、本実施形態の回路構成を半導体回路によって実現した場合、電力制御信号 49 は回路の動作クロック

のパラメータとして与えられ、低電力モード時は、回路の動作クロック、動作電圧を変化させることと連動していてもよい。

(第5の実施形態)

- 5 図6は本発明の第5の実施形態における受信装置の構成を示すブロック図である。受信装置は、AD変換部101、受信データの蓄積順序を選択するためのセクタ102、蓄積メモリ103、逆拡散する受信データを選択するためのセクタ104、逆拡散部105、位相推定部106、同期検波するデータを選択するためのセクタ107、同期検波部108、重み付け部109、レイク合成部118を有し、セクタ104、逆拡散部105、位相推定部106、セクタ107、同期検波部108、重み付け部109はフィンガユニット110(#0)を構成し、セクタ111、逆拡散部112、位相推定部113、セクタ114、同期検波部115、重み付け部116はフィンガユニット117(#N-1)を構成している。本受信装置はフィンガ数Nの場合を示している。
- 10
- 15 次に本実施形態の動作について説明する。受信信号100はAD変換部101によって離散データにされた後、セクタ102を介して蓄積メモリ103に蓄積されるか或いは、逆拡散部105、112に入力される。
- 20 逆拡散前の状態で受信データと蓄積する場合、セクタ102を(0)に切り替え、セクタ104、107、111、114をそれぞれ(1)に切り替えておく。これにより、受信データ(離散データ)はセクタ102を通して蓄積メモリ103に蓄積される。その後、位相推定に必要なシンボル分の受信データが揃った時点で、蓄積メモリ103から読み出された受信データはセクタ104、111を通して逆拡散部105、112に入力されるため、逆拡散部105、112はパイロットシンボルの逆拡散を行い逆拡散データが位相推定部106、113に入力される。位相推定部106、113は逆拡散データより位相回転量と重み付け値を求める。
- 25

同時に、逆拡散部105、112はデータシンボル(被同期検波対象)の逆拡散を行い、位相推定部106、113にて求めた各フィンガの位相回転量を同期検波部108、115にて掛け合わせ、位相推定部106、113にて求めた各

フィンガの重み付け値を重み付け部 109、116 にて掛け合わせたのち、レイク合成部 118 にて合成を行って復調データ 119 を得る。

5 なお、同期検波と重み付けは夫々乗算処理であるため、位相推定部 106、113 にて位相回転量と重み付け値を掛け合わせた値を求め、同時に演算を行ってもよい。

10 逆拡散後の状態で受信データを蓄積する場合は、セクタ 102 を処理するフィンガによって、その入力を (1) から (N) に切り替え、セクタ 104、107、111、114 をそれぞれ (2) に切り替えておく。これにより、受信データ（離散データ）が入力されると同時に、セクタ 107、114 を通って逆
10 拡散部 105、112 に入力され、逆拡散部 105、112 がパイロットシンボル、データシンボルの逆拡散を行う。パイロットシンボルは位相推定部 104、109 にて位相回転量を求めるのに用いられる。

15 この時、セクタ 102 が (1)、(N) に切り替えられて、逆拡散部 105、112 から出力されるデータシンボルはセクタ 102 を通って蓄積メモリ 103 に記憶される。

20 位相推定部 104、109 にて位相推定、重み付け値が決定されたら、順次蓄積メモリ 103 よりデータシンボルを読み出し、同期検波部 108、115 にて読み出したデータシンボルと位相推定部 106、113 にて求めた各フィンガの位相回転量を掛け合わせ、更にその結果に位相推定部 106、113 にて求めた
20 各フィンガの重み付け値を重み付け部 109、116 にて掛け合わせた後、各フィンガより得られた結果をレイク合成部 118 にて合成を行って復調データ 119 を得る。

25 逆拡散後の状態で蓄積した場合の動作タイミングを図 7 に示す。データの蓄積メモリ 103 への蓄積が終わったら、このメモリ 103 よりパイロットシンボルの読み出しを行い、逆拡散部 105、112、位相推定部 106、113 で、パイロットシンボルの逆拡散、位相推定を行う。その後、データシンボルの逆拡散、同期検波、重み付け演算を行っている。この場合、逆拡散後のシンボル保持は不要である。

第5の実施形態の受信装置によれば、拡散率が低く、フィンガ数が多い場合等大容量が必要となる受信データ保持を、蓄積メモリ103により逆拡散前のままで蓄積できるようにでき、拡散率やフィンガ数によらず一定のメモリ容量で同期検波を実現することができる。

- 5 また、拡散率が高く、フィンガ数が少ない場合等、逆拡散後のデータが少ない場合は、受信データを蓄積メモリ103に蓄積せず直ぐに逆拡散を行ってからデータシンボルを蓄積メモリ103に蓄積を行うことで、蓄積メモリへのアクセス回数及び使用メモリを削減することができると共に、消費電力の削減を行うことができる。

10

(第6の実施形態)

- 図8は本発明の第6の実施形態における受信装置の構成を示すブロック図である。受信装置は、AD変換部201、受信データの蓄積順序を選択するためのセレクトラ202、蓄積メモリ203、フィンガユニット218(#0)、フィンガ
15 ユニット233(#N-1)、レイク合成部234、236を有している。本受信装置はフィンガ数Nの場合を示しており、同一のフィンガユニットをN個持っており、またチャンネル数はMの場合を示しており、同一のフィンガ内に逆拡散部、同期検波部、重み付け部をM個持っている。

- フィンガユニット218は、逆拡散する受信データを選択するためのセレクトラ
20 204、チャンネルユニット209、214、セレクトラ215、パイロット逆拡散部216、位相推定部217から成る。フィンガユニット233は、逆拡散する受信データを選択するためのセレクトラ219、チャンネルユニット224、229、セレクトラ230、パイロット逆拡散部231、位相推定部232から成る。

- チャンネルユニット209は逆拡散部205、同期検波するデータを選択するためのセレクトラ206、同期検波部207、重み付け部208から成り、チャンネル
25 ユニット214は逆拡散部210、同期検波するデータを選択するためのセレクトラ211、同期検波部212、重み付け部213から成る。チャンネルユニット224は逆拡散部220、同期検波するデータを選択するためのセレクトラ221、同期検波部222、重み付け部223から成り、チャンネルユニット229は逆拡

散部 225、同期検波するデータを選択するためのセクタ 226、同期検波部 227、重み付け部 228 から成る。

次に本実施形態の動作について図 9 の動作タイミング図を参照して説明する。
受信信号 200 が AD 変換部 201 によって離散データにされた後、セクタ 202 を介して蓄積メモリ 203 に蓄積される或いは、セクタ 204、215、219、230 を介して逆拡散部 205、210、216、220、225、231 に入力される。

セクタ 202 を入力 (0) に切り替え、セクタ 215、230 を入力 (2) にしておく。AD 変換部 201 から出力される受信データはセクタ 202 を通って蓄積メモリ 203 に蓄積される。これと同時に受信データはセクタ 216 を通ってパイロット逆変換部 216 に入力されて、パイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部 217 により位相推定が行われる。

その後、位相推定に必要なシンボル分の受信データが揃った時点で、1 に切り替わっているセクタ 204、219 を通って蓄積メモリ 203 から読み出された受信データは逆拡散部 205、210、220、225 に入力されるため、これら逆拡散部はデータシンボル（被同期検波対象）の逆拡散を行い、位相推定部 217、232 にて求めた各フィンガの位相回転量を同期検波部 207、212、222、227 にて掛け合わせ、位相推定部 217、232 にて求めた各フィンガの重み付け値を重み付け部 208、213、223、228 にて掛け合わせたのち、レイク合成部 234、236 にて合成を行い復調データ 235、237 とする。

一方、拡散率が高い場合や受信チャネルが少ない場合は、セクタ 204、206、211、219、221、226 をそれぞれ入力 (2) に切り替えておき、受信データを逆拡散後にデータシンボルを蓄積メモリ 203 に蓄積する。

第 6 の実施形態の受信装置によれば、上記のように位相推定値算出用のパイロットシンボルの蓄積、逆拡散の制御がデータシンボルと独立に行えることであり、これにより、低拡散率、他チャネル、他フィンガを持つ CDMA システムにおいて、蓄積メモリ 203 の削減を図ることができる（図 27 参照）。このメモ

リ削減効果の見積もり条件としてはW-CDMA方式の改良規格であるHSDPA方式によるものである。逆拡散により受信データはフィンガ数分の逆拡散データとなり、振幅情報が増えているのに加え、同時に受信するチャンネル数が増大することで、非常に大量のメモリが必要であるが、本実施形態では、同期検波のための蓄積メモリ203の削減が可能となっている。

(第7の実施形態)

図10は本発明の第7の実施形態における受信装置の構成を示すブロック図である。受信装置は、AD変換部301、受信データの蓄積順序を選択するためのセクタ302、蓄積メモリ303、フィンガユニット314(#0)、フィンガユニット324(#N-1)、レイク合成部325を有している。本受信装置はフィンガ数Nの場合を示しており、同一のフィンガユニットをN個持っている。またチャンネル数はMの場合を示しているが、各フィンガ内に逆拡散部305、316、セクタ304、317、同期検波部307、318、重み付け部308、319を1組ずつ持っていて、複数のチャンネルをひとつの逆拡散部、同期検波部、重み付け部を用いて処理するようにしてある。本実施形態は、複数のチャンネルをひとつの逆拡散部、同期検波部、重み付け部を用いることを特徴とし、他の構成は第6の実施形態と同様である。

次に本実施形態の動作について図11の動作タイミング図を参照して説明する。セクタ302を入力(0)に切り替え、セクタ311、321は入力(2)にしておく。受信信号300はAD変換部302により離散データ化され、セクタ303を通して蓄積メモリ303に蓄積される。これと同時に受信データはセクタ311、321を通してパイロット逆変換部312、322に入力されて、パイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部313、323により位相推定が行われる。

上記位相推定までの流れは第6の実施形態と同様である。位相推定が行われた後、入力が(1)に切り替わっているセクタ304、315を通して、受信データを蓄積メモリ303より読み出され、逆拡散部312、322で位相推定部313、323により推定された位相回転量及び重み付け値などを用いて逆拡散

部 305、316での逆拡散、同期検波部 307、318での同期検波、重み付け部 309、319での重み付け処理が、0からM-1の複数のチャンネル分、時系列的に順次行なわれる。

第7の実施形態の受信装置によれば、逆拡散部 305、316、同期検波部 307、318、重み付け部 309、319をチャンネル間で共用できるため回路規模を削減することができる。回路共用化においては、演算順序の制御が必要であり、無線通信のようにリアルタイム処理を行う必要のある処理については、制御が複雑になる傾向があったが、本実施形態のように受信データを蓄積メモリ 303に逆拡散前の状態で蓄積しておくことで、逆拡散処理の処理タイミングに自由度が生まれ、回路共用化も容易に行うことができる。

(第8の実施形態)

図12は本発明の第8の実施形態における受信装置の構成を示すブロック図である。受信装置は、AD変換部 401、受信データの蓄積順序を選択するためのセクタ 402、蓄積メモリ 403、各フィンガ(#0から#N-1)共通のフィンガユニット 409、フィンガユニット 413(#0)、フィンガユニット 417(#N-1)、レイク合成部 418を有している。フィンガユニット 409(#0から#N-1)はセクタ 404、逆拡散部 405、セクタ 406、同期検波部 407、重み付け部 408を有し、#0から#N-1の各フィンガで共通の処理を行う。フィンガユニット 413(#0)はセクタ 410、パイロット逆拡散部 411、位相推定部 412を有し、フィンガユニット 417(#N-1)はセクタ 414、パイロット逆拡散部 415、位相推定部 416を有している。本受信装置はフィンガ数Nの場合を示しているが、フィンガユニット 409では、同一の回路を用いて複数フィンガの処理を行うのが本実施形態の特徴である。また、チャンネル数はMの場合を示しており、同一のフィンガ内では同一の回路を用いて逆拡散、同期検波、重み付けを行うのが本実施形態の特徴である。

次に本実施形態の動作について図13の動作タイミング図を参照して説明する。セクタ 402を入力(0)に切り替え、セクタ 414、410は入力(2)にしておく。受信信号 400はAD変換部 402により離散データ化され、セ

レクタ 402 を通って蓄積メモリ 403 に蓄積される。これと同時に受信データはセレクタ 410、414 を通ってパイロット逆変換部 411、413 に入力されて、パイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部 412、416 により位相推定が行われる。

- 5 上記位相推定までの流れは第 6、第 7 k 実施形態と同様である。位相推定が行われた後、入力 (1) にしたセレクタ 404 を通して蓄積メモリ 403 より受信データを読み出し、これを逆拡散部 405 にて逆拡散し、同期検波部 407 で各フィンガの位相推定部 412、416 の位相回転量及び重み付け値などを用いて同期検波し、重み付け部 408 で重み付けを行うが、複数のチャネル、複数フィンガを時系列的に順次行う。

- 10 第 8 の実施形態の受信装置によれば、逆拡散部 405、同期検波部 407、重み付け回路 408 をフィンガ間、チャネル間で共用でき、回路規模の削減ができる。回路共用化においては、演算順序の制御が必要であり、無線通信のようにリアルタイム処理を行う必要のある処理については、制御が複雑になる傾向があったが、本実施形態のように、受信データを蓄積メモリ 403 に逆拡散前の状態で蓄積を行っておくことで、逆拡散処理の処理タイミングに自由度が生まれ、回路共用化も容易とし、回路規模を削減することができる。

(第 9 の実施形態)

- 20 図 14 本発明の第 9 の実施形態における受信装置の構成を示すブロック図である。受信装置は、AD 変換部 501、受信データの蓄積順序を選択するためのセレクタ 502、蓄積メモリ 503、フィンガユニット 507 (#0)、各フィンガ及びチャネル (#0 から #N-1 及び #0 から #M-1) 共通のフィンガユニット 510、フィンガユニット 511 (#N-1) を有している。
- 25 フィンガユニット 510 (#0 から #N-1 及び #0 から #M-1) はセレクタ 504、逆拡散/同期検波/重み付け/レイク合成部 512 を有し、#0 から #N-1 及び #0 から #M-1 の各フィンガ及びチャネルで共通の処理を行う。フィンガユニット 507 (#0) はセレクタ 505、パイロット逆拡散部 506、位相推定部 507 を有し、フィンガユニット 511 (#N-1) はセレクタ 5

08、パイロット逆拡散部509、位相推定部510を有している。本受信装置はフィンガ数N及びチャネル数はMの場合を示しているが、逆拡散／同期検波／重み付け／レイク合成部512において逆拡散、同期検波、重み付け、レイク合成を同時に処理を行うことが本実施形態の特徴である。

- 5 次に本実施形態の動作について説明する。セクタ502を入力(0)に切り替え、セクタ505、508は入力(2)にしておく。受信信号500はAD変換部501により離散データ化され、セクタ502を通過して蓄積メモリ503に蓄積される。これと同時に受信データはセクタ505、508を通過してパイロット逆変換部506、509に入力されて、パイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部507、510により位相推定が行われる。

- 10 上記位相推定までの流れは第8実施形態と同様である。位相推定が行われた後、入力を(1)にしたセクタ504を通して蓄積メモリ503より受信データを読み出し、これを逆拡散／同期検波／重み付け／レイク合成部512に入力して、各フィンガ及びチャネルで共通の処理を同時に行う。

15 ここで、逆拡散処理は積和演算処理、同期検波処理は乗算処理、重み付け処理は乗算処理、レイク合成処理は加算処理であり、すべて線形演算であるため、演算順序の入れ替え、乗算を一度に行うことが可能である。

- 20 第9の実施形態の受信装置によれば、受信データのまま蓄積メモリ503に蓄積を行っているので、演算順序の入れ替えが容易に行えるため、適用するアプリケーションにより、拡散符号、位相回転値、重み付け値の持つビット数が異なるが、性能、回路規模、処理時間等を考慮して演算順序を決定して、各フィンガ及びチャネルで共通の処理を同時に行うことができ、逆拡散処理の処理タイミングに自由度が生まれ、回路共用化も容易とし、回路規模を削減することができる。

25 (第10の実施形態)

図15は本発明の第10の実施形態における受信装置の構成を示す図である。受信装置は、AD変換部601、セクタ602、セクタ603、複数の蓄積メモリ(1)から(4)604、セクタ605、フィンガユニット609(＃

N-1)、フィンガユニット613(#0)、各フィンガ及びチャネル(#0から#N-1及び#0から#M-1)共通のフィンガユニット616(#0)を有している。フィンガユニット616(#0から#N-1及び#0から#M-1)はセレクタ614、逆拡散/同期検波/重み付け/レイク合成部615を有し、
5 #0から#N-1及び#0から#M-1の各フィンガ及びチャネルで共通の処理を行う。フィンガユニット609(#N-1)はセレクタ606、パイロット逆拡散部607、位相推定部608を有し、フィンガユニット613(#0)はセレクタ610、パイロット逆拡散部611、位相推定部612を有している。

本実施形態の構成は第9の実施形態の構成に準ずるが、受信データを蓄積する
10 蓄積メモリ604をオーバーサンプリング次数個もしくは、複数個持つことが特徴となっている。

次に本実施形態の動作について説明する。セレクタ602を入力(0)に切り替え、セレクタ609、613は入力(2)にしておく。受信信号600はAD変換部601により離散データ化され、セレクタ602を通り、更にセレクタ6
15 03によってサンプルごとに振り分けられて蓄積メモリ603(1)から(4)のいずれかに蓄積される。これと同時に受信データはセレクタ606、610を
通ってパイロット逆変換部607、611に入力されて、パイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部608、612により位相推定が行われる。

20 ここで、CDMA受信装置においては、定められたチップレート(拡散符号の送出される周期)に対して数倍程度のオーバーサンプリングを行っており、サンプル周期で受信タイミングを調整することで、正確なタイミングで逆拡散処理を行えるようにしている。その際、特定のフィンガにおいては、チップレート周期でしか受信データを必要としない。そこで、オーバーサンプリング次数分の複数の
25 蓄積メモリ604(1)から(4)を用意しておき、サンプルごとにセレクタ603により別々の蓄積メモリ604に蓄積することになる。

次の逆拡散処理においては、セレクタ614が入力(1)に切り替えておくと共に、各フィンガが必要とするサンプルが読み出せるよう、セレクタ605をフィンガ毎に切り替えておく。そして、蓄積メモリ604(1)から(4)からの

受信データの読み出しを同時に行うことで、各フィンガに所望の受信データが供給される。パスオフセットが大きい場合は、逆拡散処理の動作タイミングをずらすようにする。

第10の実施形態の受信装置によれば、逆拡散処理の蓄積メモリ604(1)から(4)に対するアクセス速度を下げ、演算ユニットの処理速度を低減することを目的とし、そのため、オーバーサンプル数分の受信データの読み出しを蓄積メモリ604(1)から(4)からセクタ605を介して同時に行うことで、メモリのアクセス速度、逆拡散などの演算器の動作速度をチップレートまで下げることができ、回路の低消費電力化、クロックマネージメントの容易化を実現することができる。

(第11の実施形態)

図16は本発明の第11の実施形態における受信装置の構成を示す図である。受信装置は、セクタ701、セクタ703、複数の蓄積メモリ(1)から(4)702、フィンガユニット708(#N-1)、フィンガユニット711、各フィンガ及びチャネル(#0から#N-1及び#0から#M-1)共通のフィンガユニット725を有している。フィンガユニット725(#0から#N-1及び#0から#M-1)はレジスタ714、セクタ715a、715b、716、レジスタ721、722、723、724、掛算器717により、逆拡散/同期検波/重み付け/レイク合成部を構成して、#0から#N-1及び#0から#M-1の各フィンガ及びチャネルで共通の処理を行う。フィンガユニット708(#N-1)は、パイロット逆拡散部706、位相推定部707を有し、フィンガユニット711(#0)はパイロット逆拡散部709、位相推定部710をしている。本実施の形態の構成は第10の実施形態に準ずるが、逆拡散処理以降の演算の制御方法に関して、共通のメモリアドレス発生手段としてタイミング生成部705を備えることを特徴としている。このタイミング生成部705は蓄積終了信号704をレジスタ701に、パイロット演算イネーブル信号728、729をパイロット逆拡散部706、709に、拡散コード/位相推定値切替え信号演算イネーブル信号719をセクタ716に、演算フィンガ/チャネル制御

信号演算イネーブル信号 720 をセレクタ 715b に、ウェイト信号 712 をセレクタ 703 に出力する。

次に本実施形態の動作について図 17 の動作タイミング図を参照して説明する。離散データ化された受信信号 700 はセレクタ 701 によってサンプルごとに
5 振り分けられて蓄積メモリ 702 (1) から (4) のいずれかに蓄積される。これと同時に受信データはパイロット逆変換部 706、709 に入力される。タイミング生成部 705 がパイロット逆拡散部 706、709 に対してパイロット演算イネーブル信号 728、729 を出力すると、パイロット逆変換部 706、709 によってパイロットシンボルが逆拡散され、得られたパイロットシンボルを
10 用いて位相推定部 707、710 において位相推定値、重み付け値を算出される。

一方、受信データが所望の時間分、蓄積メモリ 702 に蓄積されると、蓄積終了信号 704 がタイミング生成部 705 に入力される。このとき、位相推定部 707、710 において位相推定は終了している。タイミング生成部 705 において、蓄積メモリ 702 に対して順次アドレスを発行し、各逆拡散処理に必要なデータをセレクタ 703 で選択した後、データチャネル受信信号 713 としてフィンガ (#0 から #N-1 及び #0 から #M-1) 725 に出力する。
15

フィンガ (#0 から #N-1 及び #0 から #M-1) 725 の逆拡散部では、入力された受信データを各フィンガの受信タイミングに合わせて拡散符号と掛け合わせ、フィンガ、チャネル毎にレジスタ 721、722 に積分の中間結果として保存し、蓄積メモリ 702 から受信データを順次読み出しながら、規定のシンボル境界まで逆拡散処理を行う。各フィンガのシンボルデータに対して位相推定値、重み付け値を乗算し、各フィンガのシンボル値をレジスタ 723、724 で加算 (レイク合成) して復調データ 726、727 として出力する。
20

このように、蓄積メモリ 702 への受信データの蓄積後のメモリ読み出しを、共通のアドレス発生手段としてのタイミング生成部 705 の制御によって連続的に行う共に、それに合わせてフィンガ (#0 から #N-1 及び #0 から #M-1) 725 の逆拡散部が受信データを逆拡散するのが本実施形態の特徴である。
25

また、各フィンガの逆拡散処理以降を時分割で行っているため、同一受信データを2サイクル以上に亘って使用することがあり、また、同期検波、レイク合成時には逆拡散処理が行えないため、その場合は、タイミング制御部705からウェイト信号712を、蓄積メモリ702のメモリリードを制御しているセレクタ703に出力して蓄積メモリ702からの読み出しを一時中断する。なお、この部分は第6、7の実施形態に倣えば、複数の演算手段を持ち、ウェイトを発生しない回路構成にすることもできる。

第11の実施形態の受信装置によれば、蓄積メモリ702からの受信データの読み出しをタイミング生成部705で集中管理することで、受信データの読み出し及び各フィンガの逆拡散処理などの制御を容易に行うことができる。

(第12の実施形態)

図18は本発明の第12の実施形態における受信装置の構成を示すブロック図である。受信装置は、セレクタ801、セレクタ803、複数の蓄積メモリ(1)から(4)802、フィンガユニット811(#0)、フィンガユニット808、(#N-1)各フィンガ及びチャネル(#0から#N-1及び#0から#M-1)共通のフィンガユニット824及びタイミング生成部805を有している。フィンガユニット824(#0から#N-1及び#0から#M-1)はレジスタ812、セレクタ814a、814b、817、レジスタ820、821、レジスタ822、823により掛算器816、逆拡散/同期検波/重み付け/レイク合成部を構成し、且つアドレス生成部830を備えて、#0から#N-1及び#0から#M-1の各フィンガ及びチャネルで共通の処理を行う。

フィンガユニット806(#N-1)は、パイロット逆拡散部806、位相推定部807を有し、フィンガユニット811(#0)はパイロット逆拡散部809、位相推定部810を有し、その構成は第11の実施形態に準ずるが、逆拡散処理以降の演算の制御方法に関して、各逆拡散部が蓄積メモリ802に対するアドレス発生手段としてのアドレス生成部830を持つことを特徴とすることが本実施形態の特徴である。

次に本実施形態の動作について図 19 の動作タイミング図を参照して説明する。離散データ化された受信信号 800 はセレクタ 801 によってサンプルごとに振り分けられて蓄積メモリ 802 (1) から (4) のいずれかに蓄積される。これと同時に受信データはパイロット逆変換部 806、809 に入力される。タイミング生成部 805 がパイロット逆拡散部 806、809 に対してパイロット演算イネーブル信号 828、827 を出力すると、パイロット逆変換部 806、809 によってパイロットシンボルが逆拡散され、得られたパイロットシンボルを用いて位相推定部 807、810 において位相推定値、重み付け値を算出される。

- 10 一方、受信データが蓄積メモリ 802 に所望の時間分蓄積されると、セレクタ 801 から蓄積終了信号 804 がアドレス生成部 830 に入力される。このとき、位相推定部 807、810 での位相推定は終了している。アドレス生成部 830 はセレクタ 803 を介して蓄積メモリ 802 に対して順次アドレスを発行し、各逆拡散処理に必要なデータをセレクタ 803 で選択した後、データチャネル受信信号 812 としてフィンガユニット (#0 から #N-1 及び #0 から #M-1) 824 に入力する。

- 20 フィンガユニット 824 の逆拡散部では、入力された受信データを各フィンガの受信タイミングに合わせて拡散符号と掛け合わせ、フィンガ、チャネル毎にレジスタ 820、821 に積分の中間結果として保存し、受信データを順次読み出しながら、規定のシンボル境界まで逆拡散処理を行う。各フィンガのシンボルデータに対して位相推定値、重み付け値を乗算し、各フィンガのシンボル値をレジスタ 822、823 で加算 (レイク合成) して復調データ 825、826 として出力する。

- 25 第 12 の実施形態の受信装置によれば、各フィンガの逆拡散処理、同期検波、レイク合成の処理を実際の演算ユニット内にあるアドレス生成部 830 の発行アドレスによって各演算に必要なタイミングで行っているため、蓄積メモリ 802 に対して任意の順序でアクセスが可能となり、フィンガユニット 824 における演算内容の自由度を高めることができる。

(第 1 3 の実施形態)

図 2 0 は本発明の第 1 3 の実施形態における受信装置の構成を示すブロック図である。但し、図 1 9 に示した第 1 2 の実施形態と同様の部分には同一符号を付して説明し、その説明を適宜省略する。受信装置は、セレクトア 8 0 1、セレクトア 8 0 3、複数の蓄積メモリ 8 0 2 (1) から (4)、フィンガユニット 8 0 8 (#N-1)、フィンガユニット 8 1 1 (#0)、各フィンガ及びチャネル (#0 から #N-1 及び #0 から #M-1) 共通のフィンガユニット 8 2 4 (#0) 及びタイミング生成部 8 0 5 を有し、第 1 2 の実施形態と同様の構成を有している。第 1 2 の実施形態と異なる点は、アドレス生成部 8 3 0 のアドレス発生方法 (蓄積メモリ 8 0 2 からの読み出し方法)、タイミング生成部 8 0 5 の様々なタイミング生成方法/演算手順を決定しているプログラムを、蓄積手段であるアドレス、タイミング演算手順記憶装置 9 2 7 から供給することである。

第 1 3 の実施形態の受信装置によれば、アドレス発生方法 (メモリからの読み出し方法)、タイミング生成方法/演算手順を決定するプログラムを蓄積手段である演算手順記憶装置 9 2 7 に蓄えておき、これらプログラムを用途により切り替えることで、アドレス生成部 8 3 0 のアドレス生成方法及びタイミング生成部 8 0 5 のタイミング生成方法を切替えることができ、様々なアプリケーションへの利用が可能である。

上記のような本実施形態の構成は、例えば W-CDMA 等に用いられる基地局との同期処理へ利用することができ、同一の受信データに対して複数の拡散コードを掛け合わせる処理や、階層化直交符号、アダマール符号、Golay 符号等、再帰的な処理を行うことで処理が簡素化される逆拡散処理において、演算制御を通常の逆拡散処理からプログラマブルの切り替えることにより、高速な同期処理を行うことができる。また、同期処理中は同期処理を行っているハードウェアが本実施形態の蓄積メモリ 8 0 2 を使用して共用化を図ることも可能である。

(第 1 4 の実施形態)

図 2 1 は本発明の第 1 4 の実施形態における受信装置の要部の構成を示すブロック図である。受信装置は、セレクトア 9 0 1、9 0 4、9 0 5、9 0 9、9 1 0

、 911、演算順序決定部902、逆拡散部903、蓄積メモリ907により、受信データの逆拡散－遅延処理蓄積系が構成されている。

次に本実施形態の動作について説明する。演算順序決定部2はセクタ901、904、905がそれぞれ入力(1)を選択して出力するように入力(1)側に切り替える。受信信号900はセクタ901を介して逆拡散部903で逆拡散され、セクタ904を介して蓄積メモリ907中の領域906に蓄積される。これと同時に、受信信号900はセクタ905を介して直接蓄積メモリ907中の領域908に蓄積される。すなわち、蓄積メモリ907中の領域906には逆拡散された受信信号が蓄積され、領域908には逆拡散前の受信信号が蓄積される。

その後、演算順序決定部2は所望のタイミングでセクタ901、909を入力(2)側に、セクタ911を入力(1)側に切り替えた後、蓄積メモリ907中の領域908の受信データを読み出し、これをセクタ909、901を介して逆拡散部903に入力することにより、逆拡散した受信データ912をセクタ911を介して出力する。

また、セクタ910、セクタ911を入力(1)側に切り替えた後、蓄積メモリ907中領域906の逆拡散された受信データを読み出し、これをセクタ910、911を介して出力することにより、一旦、蓄積された逆拡散受信データを出力することができる。

第14の実施形態の受信装置によれば、蓄積メモリ906を2領域906、908に分割し、受信データの蓄積領域を逆拡散前用と逆拡散後用とに使い分けができるようにすることにより、演算順序の組み合わせの自由度を高めることができる。

25 (第15の実施形態)

図22は本発明の第15の実施形態における受信装置の要部の構成を示すブロック図である。受信装置は、セクタ1001、1004、1005、1009、1010、1011、演算順序決定部1002、逆拡散部1003、蓄積メモリ1007により構成され、図14に示した第14の実施形態とほぼ同様である

が、演算順序決定部 1002 の決定要因としてチャンネル 1、2 のパス情報とシンボルレート情報の入力を設けたところが異なるところである。

- 次に本実施形態の動作について説明する。演算順序決定部 1002 の演算順序の制御はチャンネルごとのシンボルレート情報や、パス情報により決定されるが、
- 5 チャンネルによってシンボルレート、割り当てるフィンガ数は異なることがある。具体的には W-CDMA 方式の DPCH と DSCH の組み合わせの場合等である。

- ダイバーシティーハンドオーバーを行っているチャンネル (DPCH) と、特定の基地局とのみとの通信を行うチャンネル (DSCH) が存在するような場合で、
- 10 フィンガ数が少なくシンボルレートが低いチャンネルに関して、演算順序決定部 1002 は逆拡散後のシンボル蓄積を行う。すなわち、演算順序決定部 1002 はセクタ 1001、1004 をそれぞれ入力 (1) を選択して出力するように切り替える。受信信号 1000 はセクタ 1001 を介して逆拡散部 1003 で逆拡散され、セクタ 1004 を介して蓄積メモリ 1007 中の領域 1006 に蓄積される。
- 15

一方、フィンガ数が多く、シンボルレートが高いチャンネルの場合、演算順序決定部 1002 は逆拡散前の受信データを蓄積する。すなわち、演算順序決定部 1002 はセクタ 1005 を入力 (2) 側に切り替え、受信データ 1000 はセクタ 1005 を介してメモリ 1007 中の領域 100 に蓄積される。

- 20 第 15 の実施形態の受信装置によれば、フィンガ数やシンボルレートによって、蓄積順序を切り替えることで最適な蓄積メモリ 1007 の使用が可能としている。

(第 16 の実施形態)

- 25 図 23 は本発明の第 16 の実施形態における受信装置の構成を示すブロック図である。受信装置は、セクタ 1101、1104、1105、1109、1111、1111、演算順序決定部 1102、逆拡散部 1103、蓄積メモリ 1107 により構成され、図 21 に示した第 14 の実施形態とほぼ同様であるが、演算順序決定部 1102 の決定要因として再送指示信号の入力を設けたところが異

なるところであり、第14の実施形態に対して、ハイブリッドARQ方式に適用したのが本実施形態の特徴である。

次に本実施形態の動作について図24の動作タイミング図を参照して説明する。演算順序決定部1102がセクタ1105を入力(2)側に切り替えると、
5 受信データ1100はセクタ1105を介して蓄積メモリ1107中の領域1108に蓄積される。その後、所望のタイミングで、演算順序決定部1102はセクタ1101、1109を入力(2)側に切り替え、蓄積メモリ1107の領域1108からセクタ1109を介して受信データを読み出し、これをセクタ1101を介して逆拡散部1103に入力することにより逆拡散し、入力(1)
10 1)側に切り替えられた1111を介して逆拡散を行ったデータ1112を出力する。この時、演算順序決定部1102はセクタ1104を入力(1)側に切り替えて、逆拡散を行ったデータを1102として出力するだけでなく、セクタ1104を介して蓄積メモリ1107の領域1106に蓄積する。

ここで、出力したシンボルよりエラーが判定された場合、再送指示信号が演算
15 順序決定部1102に入力されるため、演算順序決定部1102はセクタ1109、1111を入力(2)側にして、蓄積メモリ1107の領域1106に蓄積して保持したシンボルを読み出し、これを再送が行われたときに再送シンボルと加算する。

第16の実施形態の受信装置によれば、ハイブリッドARQ等の再送時のシン
20 ボルデータの保持を蓄積メモリ1107を用いて容易に行うことができる。

なお、上記した第1から第16の実施形態によれば、本発明の構成を半導体集積回路に実装することを念頭に置かれて考えられたもので、半導体回路における回路規模削減、ハードウェア処理の柔軟性を高めるために行われたものであり、各実施形態の回路構成は半導体集積回路として具現化されることになる。

25

(第17の実施形態)

図25は本発明の第17の実施形態における通信装置の構成を示すブロック図である。通信装置は、アンテナ1200、RF(無線周波数)/IF(中間周波数)回路1201、AD変換部1202、受信装置1203、復号/エラー訂正

部 1 2 0 4、レート検出部 1 2 0 5、D A 変換部 1 2 0 6、送信部 1 2 0 7、符号化部 1 2 0 8、スピーカ 1 2 1 0、表示装置 1 2 1 1、マイク 1 2 1 2、キーボード 1 2 1 3 を有している。ここで、受信装置 1 2 0 3 は第 1 から第 1 6 の実施形態のいずれかの構成を有しているものとする。

- 5 次 に本実施形態の動作について説明する。アンテナ 1 2 0 0 により補足された R F 信号は R F / I F 回路 1 2 0 1 より受信されて、中間周波信号になり、それが A D 変換部 1 2 0 2 に離散信号化されて、受信装置 1 2 0 3 に入力される。受信装置 1 2 0 3 では第 1 から第 1 6 の実施形態で説明した各種処理を行って復号データを生
- 10 成し、この復号データが復号 / エラー訂正部 1 2 0 4 とレート検出回路 1 2 0 5 に入力される。復号 / エラー訂正部 1 2 0 4 では受信復号データのエラー訂正などが行われると共に、音声信号、画像信号、電力制御信号、再送制御信号が分離される。音声信号はスピーカから 1 2 1 0 から出力され、画像信号は表示装置 1 2 1 1 により表示され、電力制御信号及び再送制御信号は受信装置 1 2 0 3 にフィードバックされる。また、レート検出回路 1 2 0 5 では復調データ
- 15 からシンボルレートが検出されて、受信装置 1 2 0 3 にフィードバックされる。これら電力制御信号、再送制御信号及びシンボルレートは受信装置 1 2 0 3 の制御要因として作用する。

受信装置 1 2 0 3 は、既に第 1 から第 1 6 の実施形態で説明したように、電力制御信号、再送制御信号及びシンボルレートを用いて受信信号の蓄積を逆拡散前

20 に行うか、逆拡散後に行うかの手順の切替えやそれに伴う演算順序の決定などを行う。

一方、マイク 1 2 1 2 で集音された音声やキーボード 1 2 1 3 から入力された情報は符号化部 1 2 0 8 で符号化され、更に送信部 1 2 0 7 により変調された後、D A 変換部 1 2 0 6 によりアナログ信号化され、更に R F / I F 回路 1 2 0 1

25 で無線周波数になってアンテナ 1 2 0 0 より送信される。

第 1 7 の実施形態の通信装置によれば、受信装置 1 2 0 3 の回路規模が削減されるため、通信装置を小型化することができる。

(第 1 8 の実施形態)

図 2 6 は本発明の第 1 8 の実施形態における通信システムの構成を示すブロック図である。基地局 1 3 0 0 と移動局 1 3 0 1 の間で無線通信を行うが、基地局 1 3 0 0 と移動局 1 3 0 1 に図 2 5 で示した通信装置が搭載され、対となって使用される。

- 5 移動局 1 3 0 1 の通信装置にはシンボルレート、通信チャネル、ハンドオーバー情報等が基地局 1 3 0 0 より報知されるため、移動局 1 3 0 1 はこれら報知情報をもとに受信信号のメモリへの蓄積方法を切り替えることができる。また、基地局 1 3 0 0 の通信装置にはシンボルレート、通信チャネル、ハンドオーバー情報等が移動局 1 3 0 1 より報知されるため、基地局 1 3 0 0 はこれら報知情報をもと
- 10 に受信信号のメモリへの蓄積方法を切り替えることができる。

第 1 8 の実施形態の通信システムによれば、第 1 7 の実施形態の通信装置を対として基地局 1 3 0 0 と移動局 1 3 0 1 で用いることにより、通信装置に搭載されている第 1 から第 1 6 の実施形態で示した受信装置を生かして、実際の通信システムに用いることができる。

15

本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。

- 20 本出願は、2003年6月10日出願の日本特許出願No.2003-165308に基づくものであり、その内容はここに参照として取り込まれる。

<産業上の利用可能性>

- 25 本発明によれば、非同期検波対象の受信データを逆拡散前の受信データで蓄積するか或いは、逆拡散後の受信データで蓄積するのかを各種の要因に応じて切り替えることによって蓄積メモリの使用効率を高めることができ、これにより、蓄積メモリの削減を図り、逆拡散処理の処理タイミング自由度を高めることができる。

請 求 の 範 囲

1. 符号分割多重信号を受信する際に内挿補間同期検波を行う受信装置であって、
- 5 被同期検波対象の受信データを蓄積する蓄積手段と、
前記被同期検波対象の受信データを前記蓄積手段に逆拡散前に蓄積するか或いは逆拡散後に蓄積するかを切り替える制御手段と、
を備える受信装置。
- 10 2. 請求の範囲第1項記載の受信装置であって、
前記制御手段は、受信データの蓄積順序の切り替えを前記受信データを復調する際に得られるシンボルレート情報により行う受信装置。
- 15 3. 請求の範囲第1項記載の受信装置であって、
前記制御手段は、受信データの蓄積順序の切り替えを前記受信データを復調する際に得られるマルチパス情報により行う受信装置。
- 20 4. 請求の範囲第1項記載の受信装置であって、
前記制御手段は、受信データの蓄積順序の切り替えを受信装置の電力制御系からの指示により行う受信装置。
- 25 5. 請求の範囲第1項から4項のいずれか一項記載の受信装置であって、
複数のマルチパス分の受信処理を行うことにより、パス対応で復調された複数の受信信号をレイク合成する手段を設けた受信装置。
6. 請求の範囲第1項から5項のいずれか一項記載の受信装置であって、
同期検波のための位相推定を行うパイロットシンボルの受信とデータシンボルの受信とを独立に行う手段を有し、前記制御手段は、前記パイロットシンボルと前記データシンボルの受信を夫々独立で行う際に、前記被同期検波対象の受信デ

ータシンボルを逆拡散前に前記蓄積手段に蓄積するか或いは前記被同期検波対象の受信データシンボルを逆拡散後に蓄積するかの切り替え制御を行う受信装置。

7. 請求の範囲第1項から6項のいずれか一項記載の受信装置であって、
5 複数のチャネルの受信信号の逆拡散処理、同期検波処理を同一の回路を用いて行う受信装置。

8. 請求の範囲第1項から7項のいずれか一項記載の受信装置であって、
10 複数のパスの受信信号の逆拡散処理、同期検波処理を同一の回路を用いて行う受信装置。

9. 請求の範囲第1項から8項のいずれか一項記載の受信装置であって、
15 複数のパス及び複数のチャネルの逆拡散処理、同期検波処理及びレイク合成処理を同一回路で同時に行う受信装置。

10. 請求の範囲第1項から9項のいずれか一項記載の受信装置であって、
前記蓄積手段は、オーバーサンプリング次数分若しくは複数の蓄積メモリを有する受信装置。

20 11. 請求の範囲第1項から8項のいずれか一項記載の受信装置であって、前記蓄積手段より連続的に読み出した受信データを連続的に逆拡散する受信装置。

25 12. 請求の範囲第1項から11項のいずれか一項記載の受信装置であって、前記蓄積手段より任意の順序で読み出した受信データを逆拡散する受信装置。

13. 請求の範囲第1項から12項のいずれか一項記載の受信装置であって、

前記制御手段は、プログラムにより演算内容を変更する受信装置。

14. 請求の範囲第1項から13項のいずれか一項記載の受信装置であって

5 前記蓄積手段は、逆拡散前のデータと逆拡散後のデータとを夫々分割して蓄積する受信装置。

15. 請求の範囲第14項記載の受信装置であって、

10 前記制御手段は、複数受信するチャンネルの夫々のシンボルレート、フィンガ数により、受信データの蓄積順序を切り替える受信装置。

16. 請求の範囲第14項記載の受信装置であって、

15 受信信号の復調信号にエラーが見つかった場合、前記蓄積手段に蓄積したデータをハイブリッドARQ方式に従って再送されるデータと合成する受信装置。

17. 請求の範囲第1項から16項のいずれか一項記載の受信装置を備える半導体集積回路。

20 18. 符号分割多重通信を行う請求の範囲第1項から16項のいずれか一項記載の受信装置または請求の範囲第17項記載の半導体集積回路を備える通信装置。

図 1




図 2




図 3




図 4




図 5




図6




図7




図8




図9




図 10




図11




図12




図13




図14




図15




図16




図17




図18




図19




图20




図 2 1




図 2 2




図 2 3




図24




図 2 5




図 2 6




図 27

<p><条件></p> <ul style="list-style-type: none"> ・W-CDMA方式 ・チャネル数15 ・受信データビット数6 ・フィンガパス数12 ・蓄積時間1スロット ・拡散率4 		
	逆拡散後シンボルバツファの場合	受信データバツファの場合
メモリ総ビット数	$6(\text{入力bit数})$ $\times 5(\text{逆拡散による振幅増加率})$ $\times 12(\text{フィンガパス数})$ $\times (2560/16)(\text{スロット内シンボル数})$ $\times 15(\text{チャネル数})$ $\times 2(\text{IQ})$ $= 144000 \text{ビット}$	$6(\text{入力bit数})$ $\times (2560 \times 4)(\text{スロット内サンプル数})$ $\times 2(\text{IQ})$ $= 122880 \text{ビット}$

図 28




図 2 9

内挿補間同期検波




図 30





図 31



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/007671

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ H04B1/707

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁷ H04B1/69-1/713, H04J13/00-13/06

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-2004
Kokai Jitsuyo Shinan Koho 1971-2004 Jitsuyo Shinan Toroku Koho 1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-267959 A (Fujitsu Ltd.), 28 September, 2001 (28.09.01), Fig. 10 (Family: none)	1-18
A	JP 10-112673 A (Kokusai Electric Co., Ltd.), 28 April, 1998 (28.04.98), Figs. 1, 2, 4 & JP 3103311 B2	1-18

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search
26 August, 2004 (26.08.04)

Date of mailing of the international search report
14 September, 2004 (14.09.04)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

国際調査報告

国際出願番号 PCT/JP2004/007671

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H04B 1/707

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H04B 1/69-1/713, H04J13/00-13/06

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926年-1996年
日本国公開実用新案公報 1971年-2004年
日本国登録実用新案公報 1994年-2004年
日本国実用新案登録公報 1996年-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 2001-267959 A (富士通株式会社) 2001. 09. 28, 第10図 (ファミリーなし)	1-18
A	JP 10-112673 A (国際電気株式会社) 1998. 04. 28, 第1, 2, 4図 & JP 3103311 B2	1-18

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
「O」 口頭による開示、使用、展示等に言及する文献
「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献
「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」 同一パテントファミリー文献

国際調査を完了した日

26. 08. 2004

国際調査報告の発送日

14. 9. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
土居 仁士

5K 9371

電話番号 03-3581-1101 内線 3555